Logique numérique demi-additionnelle: pas aussi attendue

Jonathan

Logique numérique demi-additionnelle: pas aussi attendue


Dans un laboratoire pour un cours «Introduction aux circuits électriques», j’ai construit un simple circuit demi- additionneur utilisant un IC 74LS08 et 74LS86 . Cependant, je rencontre des problèmes avec la sortie.

Mon input voltagefourni à la broche 14 sur le 74LS86 IC était + 5V et j’ai vérifié que la output voltage(broche 3 sur le 74LS86) était + 3,4V . Les résultats de ce CI étaient ce à quoi je m’attendais; cependant, la sortie du AND gate(broche 3 sur le 74LS08) était FAIBLE lorsque les deux entrées étaient ÉLEVÉES et était ÉLEVÉE lorsque les entrées étaient FAIBLES . Ci-dessous le Truth Tablepour le 74LSO8 IC.

A   B   Y
0   0   1
0   1   0
1   0   0
1   1   0

Et voici le Circuit Diagram

entrez la description de l'image ici

Quelle serait la cause de ce comportement? Si je comprends bien, lorsque les entrées sont LOW, la sortie doit être LOW et lorsque les entrées sont HIGH, la sortie doit être HIGH.

Leon Heller

Vous avez mal la fonction de porte ET! Cherchez-le.

Jonathan

@LeonHeller J’ai mal compris la sortie lorsque les deux entrées sont FAIBLES, mais la fonctionnalité n’est pas celle attendue lorsque les entrées sont ÉLEVÉES. Par exemple, lorsque les entrées sont ÉLEVÉES, la sortie est BASSE et lorsque les entrées sont FAIBLES, la sortie est ÉLEVÉE. Qu’est-ce qui expliquerait cela?

Le photon

Pouvez-vous faire une photo de votre circuit actuel? Nous pourrions voir quelque chose dans la construction qui expliquerait ce que vous voyez.

Josh

J’appuie l’idée de ThePhoton.

Jay Greco

L’ajout d’informations réelles concernant votre circuit particulier peut vous aider. Comme mentionné, des photos avec certaines étiquettes seraient utiles pour nous aider à vous aider.

Réponses


 Josh

Vous avez mal compris le fonctionnement des portes ET. Voici une très belle liste de tables de vérité pour divers circuits logiques numériques. Les portes ET ne sont hautes que lorsque les deux entrées sont hautes. Vous pensez à une porte XNOR qui produit une sortie élevée lorsque les deux entrées sont identiques. La table de vérité ET est:

1in 2in out
0   0   0
0   1   0
1   0   0
1   1   1

et le xor est:

1in 2in out
0   0   0
0   1   1
1   0   1
1   1   0

Une autre chose que vous pouvez faire est de vérifier que la porte ET fonctionne correctement. Déconnectez la porte XOR et connectez les deux entrées directement aux entrées ET et assurez-vous que les sorties correspondent à la table de vérité.

Jonathan

J’avais oublié ma logique ET simple pour le cas où les entrées sont LOW, mais la sortie est LOW lorsque les entrées sont HIGH. Qu’est-ce qui provoquerait cela?

Josh

Êtes-vous complètement sûr que le circuit est correctement connecté? De plus, êtes-vous complètement sûr des pièces que vous utilisez? Si la sortie est comme vous le dites, il semble que vous utilisiez une porte NAND au lieu d’une porte ET. Quelles sont les sorties de la porte ET lorsque les entrées sont différentes? Si la sortie est élevée lorsque les entrées sont différentes, vous disposez d’une porte NAND.

Jonathan

Il fonctionne correctement dans tous les cas, sauf lorsque les entrées sont ÉLEVÉES. Lorsque les entrées sont ÉLEVÉES, la sortie est FAIBLE.

Josh

@JonathanWhitaker Vérifiez ma réponse modifiée.

Jonathan

J’ai édité mon message d’origine, jetez un œil aux Truth Tablesorties que je reçois. Laissez-moi savoir ce que vous pensez.


 Brian Carlton

Vous comprenez mal la porte ET. Il n’est élevé que lorsque les deux entrées sont élevées. Pas aussi quand ils sont tous les deux bas, comme vous l’avez dit. Et si l’un est élevé et l’autre faible, la sortie est également faible.

Jonathan

Ok, donc en plus d’être HIGH lorsque les entrées sont LOW, je dois m’attendre à voir que la sortie est HIGH lorsque les deux entrées sont HIGH. Cela étant dit, le principal problème est que lorsque les entrées sont toutes les deux ÉLEVÉES, la sortie est FAIBLE. De même, lorsque les entrées sont LOW, la sortie est HIGH.

 

#pas, attendue, aussi, demi-additionnelle:, logique, numérique

 

google

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *