Overclocking GDDR5 [fermé]

huseyin tugrul buyukisik

Overclocking GDDR5 [fermé]


Pourquoi une mémoire GDDR5 conçue pour fonctionner à 1250 MHz ralentit-elle à 1450 MHz? En raison du début du contrôle ECC? Parce qu’il n’est pas censé fonctionner à cette fréquence (codé en dur?)? En raison d’une condition de résonance liée à la physique quantique? Peut-être que les condensateurs se mettent en court-circuit à des fréquences plus élevées ou que les bobines deviennent plus inductives?

Remarque: il devient plus rapide après 1575 MHz et a un pic à 1650 MHz. Le pic le plus lent est à 1375 MHz.

Note latérale: appliqué de nombreuses tensions à travers 1,5 V … 1,7 V mais n’a pas réussi à changer le comportement mem (1,5 V est standard)

Note profonde: j’ai également une pleurnicherie quand elle n’est pas overclockée. L’overclocking me débarrasse du son gémissant de coïdes.

C’est pour la carte graphique HD7870.

Merci.

Kortuk

C’est le type de question que vous devez poser sur Super User . Modifiez et améliorez vos questions pour supprimer votre interdiction Q.

Réponses


 Brian Drummond

Une façon dont ce type de comportement crête / vallée peut se produire avec les performances de la DRAM: plusieurs paramètres de vitesse liés entre eux doivent être satisfaits.

La première est la vitesse de bus simple que vous ajustez: à mesure que vous l’augmentez, le transfert de données vers / depuis la DRAM devient plus rapide.

Un autre est le temps d’accès interne entre la matrice de mémoire 2D et un tampon qui contient une seule ligne de valeurs (Row Access Time). Habituellement, après avoir récupéré une ligne, nous faisons beaucoup d’accès dans cette ligne (les pixels adjacents partagent la ligne), donc cela a relativement peu d’effet.

Un autre est le délai entre la demande d’une valeur particulière à partir de cette ligne (c’est-à-dire à une adresse de colonne particulière) et cette valeur étant disponible sur les broches de sortie (Column Access Time).

Maintenant, le problème vient parce que le temps d’accès à la colonne dont nous avons besoin est une valeur fixe (disons 20ns) mais la vitesse du bus est variable. Mais les internes ne peuvent généralement pas fonctionner en fractions de cycle d’horloge, donc le temps d’accès aux colonnes est en fait exprimé en nombre entier de cycles de bus; la fiche technique peut appeler cette latence CAS ou CL.

Maintenant, si CL = 7 cycles à 1375 MHz mais que vous augmentez ensuite un peu la vitesse du bus, CL doit augmenter à 8 cycles pour respecter le temps d’accès à la colonne, de sorte que les accès à la mémoire ralentissent et les performances réelles diminuent. Augmentez la vitesse du bus et les performances augmentent à nouveau, jusqu’à ce que finalement 8 cycles de bus soient trop courts pour le temps d’accès à la colonne, et CL doit être augmenté à 9 cycles.

Ce ne sont pas des chiffres exacts; vous devrez les trouver dans les fiches techniques de la mémoire installée sur votre carte graphique.

EDIT: jouer avec une feuille de calcul:

Vous avez observé les performances les plus élevées à 1375 MHz et 1650 MHz.

Ces fréquences se trouvaient à 275 MHz d’intervalle.

Par coïncidence (pas!), Ils se trouvent être 5 * 275 MHz et 6 * 275 MHz. Par conséquent, vos observations sont cohérentes avec un temps d’accès à la colonne de 1 / 275MHz, et CL = 5 pour les fréquences jusqu’à 1375 MHz, et CL = 6 entre 1376 et 1650 MHz.

Vous pouvez probablement trouver un pic de performance similaire (et des puces de fonctionnement plus froides!) À 1100 MHz et CL = 4.

huseyin tugrul buyukisik

Bonne réponse. C’est hynix je pense, examinera la fiche technique de la version t2c. Merci.

Brian Drummond

Si vous n’y avez pas de chance, les fiches techniques micron.com sont excellentes et elles font probablement une partie équivalente. Il est probablement utile d’ajouter un commentaire si vous confirmez (ou autrement) les détails.

 

[fermé], GDDR5, Overclocking

 

wiki France

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *